Brain-Score 95/100 TECH Core Dumped · 18:10

Capacitors are terrible at remembering data. But for this reason we continue doing it.

Capacitors are terrible at remembering data. But for this reason we continue doing it.
Watch in DeepScroll Feed → Watch Original on YouTube

3-Second Blueprint (English)

  1. Each DRAM cell stores one bit as charge in a single capacitor gated by one MOSFET, achieving far higher bit density than transistor SRAM.
  2. Reading a DRAM cell discharges its tiny capacitor onto the bitline, making reads destructive and requiring latches to rewrite data back.
  3. Subthreshold leakage across closed MOSFET gates drains stored charge within milliseconds, forcing periodic refresh cycles that add latency.
Dynamic RAM (DRAM)MOSFET & CapacitorSense Amplifier LatchMemory Refresh Cycle

3-Sekunden-Fazit (Deutsch)

  1. Jede DRAM-Zelle speichert ein Bit als Ladung in einem Kondensator mit einem MOSFET, was viel höhere Packungsdichten als bei SRAM erlaubt.
  2. Das Auslesen entlädt den winzigen Kondensator auf die Bitleitung; dieser destruktive Lesevorgang erfordert Latches zum sofortigen Rückschreiben.
  3. Da Leckströme selbst bei gesperrtem MOSFET Ladung abbauen, müssen alle Zellen periodisch aufgefrischt werden, was zusätzliche Latenz erzeugt.
Dynamisches RAM (DRAM)MOSFET & KondensatorLeseverstärker-LatchSpeicher-Refresh

Note / Hinweis: Blueprints are AI-generated educational summaries (0% Politics · 0% Religion · 0% Brainrot) and do not constitute medical, legal, or financial advice. / KI-generierte Zusammenfassung zu Bildungszwecken – ersetzt keine medizinische, rechtliche oder finanzielle Fachberatung.