Gate-All-Around, Transistor Architecture Designed for the Future of Logic Devices (Semi 101)
3-Second Blueprint (English)
- Shrinking planar FETs suffered source-to-drain leakage because a flat top gate controlled only one side of the channel.
- FinFETs raised a vertical silicon fin for 3-side gate control, while Gate-All-Around wraps all 4 sides to cut leakage.
- Future CFET architectures vertically stack opposite transistor polarities inside a single GAA footprint to scale density.
Planar FETFinFETGate-All-Around (GAA)CFETLeakage ControlLogic Scaling
3-Sekunden-Fazit (Deutsch)
- Geschrumpfte planare FETs litten unter Leckströmen, da das flache Gate den Kanal nur von der Oberseite steuerte.
- FinFETs nutzten eine vertikale Finne für dreiseitige Steuerung; Gate-All-Around umschließt alle vier Kanalseiten.
- Künftige CFET-Architekturen stapeln komplementäre Polaritäten vertikal auf der Grundfläche eines GAA-Bauteils.
Planar-FETFinFETGate-All-Around (GAA)CFETLeckstromkontrolleLogikskalierung
Note / Hinweis: Blueprints are AI-generated educational summaries (0% Politics · 0% Religion · 0% Brainrot) and do not constitute medical, legal, or financial advice. / KI-generierte Zusammenfassung zu Bildungszwecken – ersetzt keine medizinische, rechtliche oder finanzielle Fachberatung.