Packaging Part 3 - Silicon Interposer
3-Second Blueprint (English)
- Placed between substrate and chiplets, a silicon interposer matches thermal expansion and replaces long wire bonds with short traces.
- Through-Silicon Vias (TSVs) are formed via tapered etching, oxide insulation, diffusion barriers, copper filling, and CMP planarization.
- Passive interposers route signals via TSVs, redistribution layers, and microbumps, while active variants embed logic at lower TSV density.
Silicon InterposerThrough-Silicon Vias2.5D PackagingCMP Planarization
3-Sekunden-Fazit (Deutsch)
- Zwischen Substrat und Chiplets gleicht ein Silizium-Interposer die Wärmeausdehnung an und ersetzt lange Bonddrähte durch kurze Leitungen.
- Through-Silicon Vias (TSVs) entstehen durch leicht konisches Ätzen, Oxidisolation, Diffusionsbarrieren, Kupferfüllung und CMP-Politur.
- Passive Interposer verbinden Chips über TSVs und Umverdrahtungsebenen, während aktive Varianten Logik bei geringerer TSV-Dichte einbetten.
Silizium-InterposerThrough-Silicon Vias2.5D-PackagingCMP-Planarisierung
Note / Hinweis: Blueprints are AI-generated educational summaries (0% Politics · 0% Religion · 0% Brainrot) and do not constitute medical, legal, or financial advice. / KI-generierte Zusammenfassung zu Bildungszwecken – ersetzt keine medizinische, rechtliche oder finanzielle Fachberatung.